Тут ещё работка по подгонке под разные корпуса)))
Это прототип, поэтому выбран дешевый габарит 100х100мм для платы. Ведь все сложно предусмотреть с первого раза и могут в процессе возникнуть некоторые подводные камни.
Ей богу, китайцы уже натирают свои ручки чтобы скомуниздить проект)
они уж все скомуниздили давным давно, на то и открытый проект, чтобы комуниздить
Это считать как эмулятор?
Скорее как аппаратный клон, ведь логическая структура аналогична структуре логики в оригинальном чипе. Максимально, на сколько это возможно переложить её в Верилог. Разумеется нельзя 100% точно повторить все это, ведь есть например такие вещи как драм память (OAM), или электрическая емкость проводников шины в чипе (PPU register open bus ), которые деградируют если к к ним долго не обращаться, но вполне себе хранят последнее значение в короткий промежуток времени. Можно в той или иной степени это все реализовать и в логике, но вот например для распада значений шины или ДРАМ со временем нужны уже будут дополнительные костыли, и тут возникает дилема, добавлять ли эти костыли, или забить на эти аналоговые тонкости и оставить как есть. Ведь мы же хотим максимально быть похожими на оригинальный чип.
Так что распад ОАМ и распад PPU register open bus пока не реализован, это видят некоторые дотошные тесты железа, но на сколько это используется в играх - вопрос.
Так что пока буду допиливать дизайн с хорошего до очень хорошего. На это нужно некоторое количество времени.
